

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2000-253689

(43)Date of publication of application : 14.09.2000

(51)Int.Cl.

H02P 5/00
G05B 13/02
G05B 21/02
H02P 6/06

(21)Application number : 11-047586

(71)Applicant : HITACHI LTD

HITACHI KEIYO ENG CO LTD

(22)Date of filing : 25.02.1999

(72)Inventor : TAKASE MASATO

KOBAYASHI SUMIO


(54) MOTOR CONTROLLER AND ITS SYNCHRONIZING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To obtain a high-quality control performance, by providing a means for so altering a control period as to make constant the time difference between the initiating times of a serial communication and control processing for transmitting control informations between two microprocessors.

SOLUTION: In this controller, in order to synchronizing with each other processings between two different microprocessors, there is employed a system for synchronizing with each other respective processings by using as an axis the timing of a serial communication. A delay circuit 51 is provided to a start a communication interface after a fixed delay from the generation of the start interruption timing signal for a control processing. In

a power feeding portion, in order to monitor the time difference between the generation time of the interruption signal for starting a current control processing and the initiating time of the serial communication, when initiating the serial communication, a reception initiating signal is outputted from a communication interface 24-2 to latch the count value of a counter 31-2 by a latch circuit 52. Then, the latched time difference data is taken in a MPU 21-2 to use it for adjusting a control period. As a result, a high-quality control characteristic is obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開2000-253689

(P2000-253689A)

(43)公開日 平成12年9月14日(2000.9.14)

(51)Int.Cl. ⁷	識別記号	F I	テマコード [*] (参考)
H 0 2 P 5/00		H 0 2 P 5/00	W 5 H 0 0 4
G 0 5 B 13/02		G 0 5 B 13/02	B 5 H 5 5 0
	21/02	21/02	Z 5 H 5 6 0
H 0 2 P 6/06		H 0 2 P 6/02	3 4 1 Z

審査請求 未請求 請求項の数3 O L (全 8 頁)

(21)出願番号 特願平11-47586

(22)出願日 平成11年2月25日(1999.2.25)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出願人 000233217

日立京葉エンジニアリング株式会社

千葉県習志野市東習志野7丁目1番1号

(72)発明者 高瀬 真人

千葉県習志野市東習志野七丁目1番1号株

式会社日立製作所産業機器事業部内

(74)代理人 100068504

弁理士 小川 勝男


最終頁に続く

(54)【発明の名称】 モータ制御装置およびその同期方法

(57)【要約】

【課題】独立なマイクロプロセッサで実行する制御処理を、同期させることで高い制御性能を有するモータの制御装置を提供することを目的としている。

【解決手段】上記目的はまず、上位制御部の制御周期が電力供給部の制御周期の整数倍となるように各制御周期を設定して、さらに2つのマイクロプロセッサ間の制御情報伝送のためのシリアル通信と制御処理の開始との時間差を監視し、これが一定となるように制御周期に変更を加えるような手段を設けることにより達成できる。



【特許請求の範囲】

【請求項1】モータの位置、速度フィードバックを有し、マイクロプロセッサにより位置、速度の自動制御を行う上位制御部と、モータへの供給電流のフィードバックを有し、前記マイクロプロセッサとは別のマイクロプロセッサにより電流の自動制御を行う電力供給部とから構成され、前記上位制御部と電力供給部との間はシリアル通信を用いて制御情報を交換することによりモータの制御を行う交流モータ制御装置において、上位制御部の位置、速度制御周期が電力供給部の電流制御周期の一定整数倍でかつそれぞれの制御周期が同期していることを特徴とする交流モータ制御装置。

【請求項2】モータの位置、速度フィードバックを有し、マイクロプロセッサにより位置、速度の自動制御を行う上位制御部と、モータへの供給電流のフィードバックを有し、前記マイクロプロセッサとは別のマイクロプロセッサにより電流の自動制御を行う電力供給部とから構成され、前記上位制御部と電力供給部との間はシリアル通信を用いて制御情報を交換することによりモータの制御を行う交流モータ制御装置において、上位制御部が位置、速度制御周期に同期して電流供給部への制御情報をシリアル通信を用いて送出し、電力供給部は該シリアル通信信号の受信タイミングと電流制御周期の開始との時間差を監視し、この時間差が一定範囲内となるように電流制御周期を調整することの特徴とするモータ制御装置の同期方法。

【請求項3】モータの位置、速度フィードバックを有し、マイクロプロセッサにより位置、速度の自動制御を行う上位制御部と、モータへの供給電流のフィードバックを有し、前記マイクロプロセッサとは別のマイクロプロセッサにより電流の自動制御を行う電力供給部とから構成され、前記上位制御部と電力供給部との間はシリアル通信により制御情報を交換することによりモータの制御を行う交流モータの制御装置において、電力供給部が電流制御周期に同期して上位制御部への制御情報をシリアル通信を用いて送出し、上位制御部は該シリアル通信信号の受信タイミングと位置、速度制御周期の開始との時間差を監視し、この時間差が一定範囲内となるように位置、速度制御周期を調整することの特徴とするモータ制御装置の同期方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は交流モータを駆動する制御装置に係り、特に、モータの電流を検出して電流を制御する電流制御ループを内側に持ち、モータの位置、速度を検出して位置、速度を制御する位置、速度制御ループを外側に持って、モータの位置や速度を制御するのに好適な交流モータの制御装置およびその制御周期の同期方式に関する。

【0002】

【従来の技術】図1にACサーボモータの位置制御装置の概略制御ブロック図を示す。ここで1は本制御装置を示し、4は制御対象のACサーボモータ、5は位置、速度を検出するためにモータに取り付けられたエンコーダを示す。

【0003】まず、この制御装置1には位置指令 θ_{ref} が与えられ、これとエンコーダ5からの信号を基に位置カウンタ回路12で検出された位置フィードバック値 θ_f が比較器6で比較される。この結果である位置偏差は位置制御部7に入力され、速度指令 N_{ref} となって出力される。これは更にエンコーダ5からの信号を基に速度検出回路11で検出された速度フィードバック値 N_f と比較器8で比較され、この偏差が速度制御部9に入力される。速度制御部9の出力は電流指令 I_{ref} となって次に電流検出器17および電流検出回路18を介して得られる電流フィードバック値 I_f と比較器13で比較され、この偏差が電流制御部14の入力となる。電流制御部14の出力はPWM制御部15でPWM信号となりパワー素子16に与えられ、この結果としてモータ4への電流が供給されてモータ4が制御される。

【0004】なお、永久磁石式のACサーボモータではモータの磁極位置が必要になるため、エンコーダ5からの信号を基に磁極位置演算回路10において磁極位置が求められ、この信号は電流制御部14に入力されて制御に使用される。

【0005】以上は、ACサーボモータを位置制御装置として使用した場合の概略説明であるが、位置制御部7を用いずに速度指令 N_{ref} を外部からの指令とすることで、速度制御装置として使用することもできる。

【0006】上記の装置は、近年の半導体技術の発達により、高性能なマイクロプロセッサを用いてそのほとんどの部分がソフトウェアによるディジタル制御で行われる。この場合制御性能の大幅な向上、およびパワー部と外部インタフェースを持つ制御部の電源系の分離を目的として2つのマイクロプロセッサを用いて制御することがある。これらのプロセッサの役割分担としては、図2に示すように、位置制御部7や速度制御部9を含む上位制御部2と、電流検出部18を含めて電流制御部14やパワー素子16を持つ電力供給部3とに分けることが考えられる。このハードウェア構成を図2を用いて以下に説明する。

【0007】まず、それぞれの部分で制御の中心となるのが21-1、21-2のマイクロプロセッサMPUである。

【0008】なお、図において上位制御部と電力供給部で同様の機能を持つ回路ブロックは、それぞれ-1、-2の添字を用いて示すものとする。但し以下の説明で-1、-2に共通な事項についての説明のときは添字-1、-2を省略する。

【0009】これらのMPUはそれぞれの発振器22か

らのクロック信号で動作するが、位置制御、速度制御および電流制御については一定の周期で各制御ソフトウェアを動作させる必要がある。そこで、発振器22の信号からのクロック信号を基に23のカウンタ回路により必要な制御周期を生成し、MPU21に制御ソフトウェアを起動するための割込信号として与える。また、それぞれのMPU間での制御情報のやりとりは、24の通信インタフェースを用いてシリアル通信を介して行う。ここで、通常、上位制御部2と電力供給部3で電源系が異なるためそれぞれのMPU間で絶縁が必要となるが、この絶縁回路を最小化することを目的として上記シリアル通信を用いるものである。

【0010】これらの回路の他に上位制御部2では、外部からの指令信号などのインタフェースとなる上位I/F部25、エンコーダからの信号を入力するエンコーダ信号入力回路26などがある。

【0011】次に23のカウンタ回路について図3を用いて説明する。この回路では発振器22からのクロック信号をカウントするカウンタ回路31、必要な制御周期をクロックパルス数として記憶しておくための制御周期レジスタ32がある。これらのカウンタ31、レジスタ32の値は比較器33で常に比較されており、それぞれの値が一致した場合には合致信号を出力する。この合致信号はカウンタをクリアすると同時にフリップフロップ34をセットして、この出力がMPUの割込信号となってMPUの制御ソフトウェアを起動するようになる。また、制御ソフトウェアでは割込を発生したフリップフロップ34をクリアして次の制御周期の割込に備えるようにしなければならない。

【0012】以上がハードウェア構成の概要であるが、周辺回路まで含んだマイクロプロセッサを用いてもよい。

【0013】次に本構成のACサーボモータ制御装置での各制御処理のタイミングについて図4を用いて説明する。前述の通り、上位制御部2には一定の制御周期(T_{ASR}とする)で割込が入り、これによって制御ソフトウェアが起動するようになっているが、ここでまず位置制御が起動する。位置制御処理が終了するとその結果である速度指令N_{ref}を引き渡して速度処理が起動し、次いで速度制御処理が終了するとその結果である電流指令I_{ref}を電力供給部に転送すべくシリアル通信が開始されるようになっている。次に電力供給部においては一定の制御周期(T_{ACR}とする)で電流制御処理が起動するようになっている。ただし、電流制御処理に必要な電流指令I_{ref}は前述の通り上位制御部からシリアル通信によって転送されるようになっているため、現電流制御処理が起動するより前に受信した電流指令を使用することになる。ここで図4からもわかるように、上位制御部2と電力供給部3とが独立したタイミングで処理を行っているために、シリアル通信から電流制御処理の起動までの時

間は一定ではなく常に変化することになる。言い換えれば速度制御処理から電流制御処理開始までの時間は一定しないということになる。また、1回の速度制御処理から得られる電流指令で何回かの電流制御処理が行われるが、この回数もタイミングにより一定にならず、例えば図のように電流指令①に対しては電流制御が4回、電流指令②に対しては電流制御が5回行われるというようなことになる。なおここでは説明しないが、モータのデジタル制御においては1回の速度制御周期に対して4〜6回の電流制御を行うのが一般的である。

【0014】

【発明が解決しようとする課題】上記のように上位の制御処理と下位の制御処理との時間差(位相差)が一定せず、またそれぞれの制御回数の比率も一定しないと、特に制御応答を上げたような場合、制御特性に影響して不安定になる場合がある。また、お互いの制御周期の位相差の変化も、ある周波数を持つため、この周波数成分が制御特性に現れてくる恐れもある。

【0015】本発明は上記のような問題を解決し、独立なマイクロプロセッサで実行する制御処理を同期させることで高い制御性能を有するモータの制御装置を提供することを目的としている。

【0016】

【課題を解決するための手段】上記目的はまず、上位制御部の制御周期が電力供給部の制御周期の整数倍となるように各制御周期を設定して、さらに2つのマイクロプロセッサ間の制御情報伝送のためのシリアル通信と制御処理の開始との時間差を監視し、これが一定となるように制御周期に変更を加えるような手段を設けることにより達成できる。

【0017】

【発明の実施の形態】以下、本発明の実施例を図を用いて説明する。

【0018】まず本発明の装置の全体構成であるが、これは図1、図2で説明した通りである。従来方式と異なるのはまず図2のカウンタ回路23の内容であり、これを図5を用いて説明する。

【0019】本発明では異なるマイクロプロセッサ間の処理の同期をとるために、お互いのインタフェースであるシリアル通信のタイミングを軸として、これにそれぞれの処理を同期させる方式をとる。このためにまずシリアル通信の主局として動作する上位制御部2では位置、速度制御を起動する割込に対して正確に一定時間遅れて通信を行うようにしなければならない。これを実現するのが遅延回路51であり、制御処理の起動割込タイミング信号から一定の遅れを持って通信インタフェースを起動するようになっている。ここで遅延回路51の遅れ時間であるが、これは上位制御部2で行う位置制御処理と速度制御処理が完了するまでの時間となるが、通常の制御処理では指令値や制御対象の状態による処理時間のば

らつきがほとんどないため、遅れ時間を確定することは容易である。

【0020】一方シリアル通信の従局として動作する電力供給部3では電流制御処理を起動する割込信号の発生時間とシリアル通信の開始時間との差を監視しなければならない。このため、シリアル通信開始時に通信インタフェース24-2より受信開始信号を出力し、この信号によって制御周期を生成するためのカウンタ31-2のカウント値をラッチ回路52でラッチするようにしている。ラッチされたデータはそのまま上記時間差を表すデータであるため、MPU21-2に取り込んで後述する制御周期の調整に用いる。

【0021】次に各制御処理のタイミングについて図6を用いて説明する。

【0022】ここではまず上位制御部2と電力供給部3での制御周期の関係について説明する。

【0023】本実施例においては上位制御部2での位置制御、速度制御の周期をTASR、電力供給部3の電流制御の周期をTACRとした場合、

$$TASR = 4 \times TACR$$

となるように設定する。

【0024】このような関係とするためにはそれぞれの発振器の周波数を考慮してそれぞれの制御周期レジスタ(図5の32)を設定すればよい。このように制御周期を合わせることで短時間であればそれぞれの制御周期の同期もとることができる。しかし制御周期生成のベースとなる発振器は必ず誤差をもっているため、継続して同期を保つことはできず、各制御周期の位相差を調整する手段が必要になる。この手段のハードウェアについては図5で説明した通りであるが、この動作タイミングにつ

いて説明する。

【0025】図6からわかるように、上位制御部2が行うシリアル通信は上位制御部2の制御処理開始割込からTdelayの遅れをもって起動される。電力供給部3では、このシリアル通信の開始時間は前述のようにカウンタのカウント値として検知することができるが、これが次の電流制御処理の開始に対して、シリアル通信に要する時間だけ前になるように電流制御周期を調整してやれば最も遅れの少ない制御ができることになる。ただしこれも各種変動要素を考慮して通信完了が電流制御処理に間に合わなくなるようなことがないように設定しなければならない。また、図6に示してあるように、制御周期の調整機能を安定に動作させる意味からシリアル通信開始時には一定の許容範囲を持たせてやる。

【0026】こうした制御周期の調整を実現するためのアルゴリズムを図7に示し、以下に説明する。

【0027】ここではまずシリアル通信開始時間の検出値をTP、この開始時間の許容値の範囲をTPmin~TPmaxとする。ただし、これらの時間は前述のカウンタのカウント値をそのまま用いるものとする。

【0028】また、図7のフローで示す処理はシリアル通信の周期毎で実行するものとする。本フローでは通信開始時間が電流制御周期内で早くなった場合には電流制御周期が遅れたものと判断して、電流制御周期を ΔT だけ短くする。

【0029】また、逆に通信開始時間が電流制御周期内で遅くなった場合には電流制御周期が早くなったものと判断して、電流制御周期を ΔT だけ長くするものである。制御周期の変更は、制御処理起動の割込を発生するカウンタ回路の制御周期レジスタ32-2の値を変更することで可能となる。また、 ΔT も本カウント値にして最小の1としておけば本調整機能が安定に動作する。

【0030】以上、本実施例では上位制御部2と電力供給部3との間のシリアル通信において、上位制御部2が主局、電力供給部3が従局となる場合について説明してきた。通常のモータ制御装置ではこのような関係となるのが一般的であるが、逆の場合、すなわち電力供給部3が主局、上位制御部2が従局となるような構成も可能である。このような場合にもこれまで説明した方式と同様の方式をとることができ、具体的には以下のようになる。

【0031】まずシリアル通信の主局である電力供給部3が電流制御周期に同期してシリアル通信を開始する。これに対し従局の上位制御部2は位置、速度制御周期内での通信開始時間を監視し、これが一定の許容範囲内に入るように位置、速度制御処理の周期を調整する。なおこの場合には、制御周期に対してシリアル通信の起動を行う遅延回路を電力供給部3に、通信開始の時間を検知するためのラッチ回路を上位制御部2に設ける必要がある。

【0032】

【発明の効果】本発明の装置を用いることで、モータの位置制御、速度制御、電流制御の各周期を同期させることができ、制御応答が高く、特性のよいモータの制御が可能となる。

【図面の簡単な説明】

【図1】本発明が適用される具体的一実施例としてのACサーボモータの位置制御装置の概略制御ブロック図である。

【図2】本発明が適用される具体的一実施例としてのモータ制御装置のハードウェア構成を示すブロック図である。

【図3】従来におけるカウンタ回路の詳細を示すための図である。

【図4】従来における各制御処理のタイミング図である。

【図5】本発明によるカウンタ回路の一実施例を示すための図である。

【図6】本発明による一実施例の図5の各制御処理のタイミング図である。

【図7】本発明による一実施例における制御周期調整のアルゴリズムを示すフローチャートである。


【符号の説明】

1…モータ制御装置、2…上位制御部、3…電力供給部、4…モータ、5…エンコーダ、6…比較器、7…位置制御部、8…比較器、9…速度制御部、10…磁極位置演算回路、11…速度演算回路、12…位置カウンタ回路、

13…比較器、14…電流制御部、15…PWM制御部、16…パワー素子、17…電流検出器、18…電流検出回路、21…マイクロプロセッサ(MPU)、22…発振器、23…カウンタ回路、24…通信インタフェース、25…上位インタフェース、31…カウンタ、32…制御周期レジスタ、33…比較器、34…フリップフロップ、51…遅延回路、52…ラッチ回路。(添字-1、-2は省略)


【図1】

【図1】




【図2】

【図2】




【図3】

【図3】




【図4】

【図4】




【図5】


【図5】



【図6】



【図7】



フロントページの続き

(72)発明者 小林 澄男

千葉県習志野市東習志野七丁目1番1号日

立京葉エンジニアリング株式会社内

Fターム(参考) 5H004 GA02 HA07 HB07 HB08 HB14
KA22 KA38 KB39 MA01 MA02
MA08 MA38 MA53 MA60
5H550 AA18 BB10 DD03 DD08 DD10
GG01 GG03 GG05 HA07 HA20
HB07 HB16 JJ03 JJ06 JJ11
JJ12 JJ14 JJ17 JJ18 KK05
LL07 LL22 LL35
5H560 AA07 BB04 BB12 DA07 DB07
DC12 EB01 EC01 EC10 GG03
RR06 RR10 TT02 TT04 TT06
TT07 TT11 TT15 TT16 UA03
XA02 XA04 XA05 XA12